TSMC фокусируется на мощности и эффективности с новым 2-нм технологическим узлом.
Тайваньская компания по производству полупроводников (TSMC) только что официально представила свой 2- нм узел , получивший название N2. Новый процесс, который планируется выпустить где-то в 2025 году, представит новую технологию производства.
Согласно тизеру TSMC, 2-нм техпроцесс либо обеспечит повышение чистой производительности по сравнению с его предшественником, либо при использовании с теми же уровнями мощности будет намного более энергоэффективным.
TSMC долго рассказывала о новой технологии 2N, объясняя внутреннюю работу ее архитектуры. 2N станет первым узлом TSMC, в котором будут использоваться полевые транзисторы со сквозным затвором (GAAFET), и он увеличит плотность чипов по сравнению с узлом N3E в 1,1 раза. Еще до того, как 2N будет выпущен, TSMC выпустит 3-нм чипы, которые также дразнили на Симпозиуме по технологиям TSMC 2022 года.
3-нм техпроцесс будет представлен на пяти разных уровнях, и с каждым новым выпуском количество транзисторов будет увеличиваться, что повысит производительность и эффективность чипа. Начиная с N3, TSMC позже выпустит N3E (Enhanced), N3P (Performance Enhanced), N3S (Density Enhanced) и, наконец, «сверхвысокую производительность» N3X. Говорят, что первые 3-нм чипы поступят в продажу во второй половине этого года.
В то время как 3-нм процесс ближе к нам с точки зрения даты запуска, 2-нм процесс немного интереснее, хотя до него еще пара лет. Цель TSMC с узлом 2 нм кажется очевидной — увеличить производительность на ватт, чтобы обеспечить более высокие уровни производительности и эффективности. Архитектура в целом может многое порекомендовать. Возьмем в качестве примера нанолистовые транзисторы GAA. У них есть каналы, окруженные воротами со всех сторон. Это уменьшит утечку, но каналы также могут быть расширены, что приведет к повышению производительности. Кроме того, каналы могут быть уменьшены для оптимизации затрат на электроэнергию.
И N3, и N2 будут предлагать значительное увеличение производительности по сравнению с текущим N5 , и все они дают возможность выбора баланса энергопотребления с производительностью на ватт. В качестве примера (впервые опубликованного Tom's Hardware ) сравнение N3 с N5 дает прирост производительности до 15% и снижение энергопотребления до 30% при использовании на той же частоте. N3E увеличит эти цифры еще больше, до 18% и 34% соответственно.
Теперь в N2 все становится захватывающим. Мы можем ожидать повышения производительности до 15% при использовании той же потребляемой мощности, что и узел N3E, и если частота будет снижена до уровней, обеспечиваемых N3E, N2 будет обеспечивать меньшую мощность до 30%. потребление.
Где будет использоваться N2? Скорее всего, он найдет применение во всех видах чипов, начиная от мобильных систем-на-чипе (SoC), продвинутых графических карт и столь же продвинутых процессоров. TSMC упомянула, что одной из особенностей 2-нанометрового техпроцесса является «интеграция чипсета». Это означает, что многие производители могут использовать N2 для использования пакетов с несколькими микросхемами, чтобы наполнить свои микросхемы еще большей мощностью.
Меньшие узлы процесса никогда не бывают плохими. Когда N2 появится здесь, он обеспечит высокую производительность для любого оборудования, включая лучшие процессоры и графические процессоры , при этом оптимизируя энергопотребление и температуру. Однако, пока этого не произойдет, нам придется подождать. TSMC не начнет массовое производство до 2025 года, поэтому реально мы вряд ли увидим 2-нм устройства на рынке до 2026 года.